À propos de ce cours

Certificat partageable
Obtenez un Certificat lorsque vous terminez
100 % en ligne
Commencez dès maintenant et apprenez aux horaires qui vous conviennent.
Dates limites flexibles
Réinitialisez les dates limites selon votre disponibilité.
Niveau intermédiaire
Approx. 36 heures pour terminer
Anglais

Compétences que vous acquerrez

Writing Code in VerilogSimulating FPGA DesignsDesigning FPGA LogicDesigning Test BenchesWriting code in VHDL
Certificat partageable
Obtenez un Certificat lorsque vous terminez
100 % en ligne
Commencez dès maintenant et apprenez aux horaires qui vous conviennent.
Dates limites flexibles
Réinitialisez les dates limites selon votre disponibilité.
Niveau intermédiaire
Approx. 36 heures pour terminer
Anglais

Offert par

Placeholder

Université du Colorado à Boulder

Commencez à travailler pour obtenir votre master

Ce cours fait partie du diplôme intégralement en ligne Master of Science in Electrical Engineering de Université du Colorado à Boulder. Si vous êtes admis(e) au programme complet, vos cours sont pris en compte dans votre apprentissage diplômant.

Programme du cours : ce que vous apprendrez dans ce cours

Semaine
1

Semaine 1

8 heures pour terminer

Basics of VHDL

8 heures pour terminer
10 vidéos (Total 48 min), 3 lectures, 6 quiz
Semaine
2

Semaine 2

12 heures pour terminer

VHDL Logic Design Techniques

12 heures pour terminer
10 vidéos (Total 52 min), 2 lectures, 6 quiz
Semaine
3

Semaine 3

7 heures pour terminer

Basics of Verilog

7 heures pour terminer
9 vidéos (Total 92 min), 2 lectures, 6 quiz
Semaine
4

Semaine 4

10 heures pour terminer

Verilog and System Verilog Design Techniques

10 heures pour terminer
10 vidéos (Total 48 min), 2 lectures, 6 quiz

Avis

Meilleurs avis pour HARDWARE DESCRIPTION LANGUAGES FOR FPGA DESIGN

Voir tous les avis

À propos du Spécialisation FPGA Design for Embedded Systems

Placeholder

Foire Aux Questions

D'autres questions ? Visitez le Centre d'Aide pour les Etudiants.